公司开始用CycloneIII芯片，因此打算把Altera的官方文档，AN466:Cyclone III Design Guidelines详细的阅读一遍，并撰写一系列的文章。文章的组织框架按照altera的来，除了摘要原文档的内容，我也会加上自己的很多心得。
该笔记不会一次就完成，我会慢慢把它补充完整。
第一篇：芯片选型
1.考虑器件的资源，包括LE,ram资源，硬件乘法器，PLL，全局时钟网络等。
总体来说，对于FPGA设计，资源一定要留有余量，否则最后的时序收敛会比较困难。我认为使用80%左右是比较合适的。对于资源使用量在95%以上的设计，除了时序收敛，可能还会遇到一些你想不到的问题。
A. LE是5K到120K。要对设计需要的资源做一个估算，120K，对于大部分的应用，应该是一个很大的数字了。
B.ram资源为400K-3888Kbit.注意ram块的大小都是9Kbit,有些模块，比如fifo，实际上用不到9K的资源。但不管你用多少，都得占用一个ram（有些情况下占用0.5个ram)。所以ram的数量是否足够也得考虑。
C.乘法器的数量 23-288个。注意是18*18bit的乘法器。实际使用时，要看应用需要的乘法器精度是多少。
D.PLL的数量为2-4个。每个PLL可以输出5个时钟，一般的设计够用了。如果设计中的时钟很多，就得仔细考虑了。
E.全局时钟网络为10-20个。一般够用，如果设计中有很多时钟或者很多扇出(fan-out)很大的信号,比如复位信号，也得仔细考虑。
2.考虑引脚，封装和迁移
A.引脚数量。设计前，就要考虑需要多少普通IO(LVTTL），这个应该是比较好计算的。电平有几种，因为一个bank只能1个IO电平。需要多少LVDS管脚，一些小封装器件的LVDS管脚很少。
B.封装。封装影响到引脚数量。还影响到焊接的难度。EQFP和PQFP当然好焊接也好拆卸，如果是BGA的，一般需要找专人焊接（需要专门的工具），价格也贵。布线难度：用BGA，还得出注意ball pitch(焊接球的间距）。1.0mm的当然比0.8mm的好布线。F780比F484的外圈引脚数量多，当然也好布线一些。体积：也就是芯片的大小了，比如用于移动和手持应用，就得考虑大小了。不过体积小，布线就难，所以这时pcb的层数往往从6层起，上不封顶。
C.器件迁移。也就是相同封装，资源不同的器件可以直接替换使用。当然都得是CycloneIII的器件。这样的好处在于，初期设计时可以用大规模的器件，设计成功后，根据实际的资源使用情况，更换更经济的器件来量产。具体的型号替换，文档上说得很清楚，这里就不说了。如果考虑型号替换设计，要仔细核对每个芯片的引脚文档，最后决定出画原理图时芯片的引脚定义。这里说一个技巧，那就是规模最大的芯片的引脚定义，一般是最接近的，但也会有修改。
3.考虑器件速度
速度分为-6,-7,-8。-6是最快的，也是最贵的。每一档次速度相差20%,包括内部工作频率和IO速度。FPGA的实际最高工作频率和这些数字无关，和具体的设计相关。我的经验是，对于很多代码，-8的器件能跑到130MHz左右。以前用CycloneII的-8器件，只能跑到110MHz左右。说明CycloneIII比II还是有进步的。
额外说一点，器件还分商业级，工业级和汽车三种类型。我们一般采购的都是商业级器件。差别在于温度范围和稳定性。如果产品的工作温度在在0-70度之间，稳定性要求也不是太高，用商业级就可以了。要求高，那就多出钱吧。
官方文档的下载链接：http://www.altera.com.cn/literature/an/an466.pdf
